





۱- توابع زیر را روی بلوک منطقی نشان داده شده پیاده کنید. اتصال ورودی‌های توابع به این بلوک منطقی را با نام‌گذاری نشان دهید.

تابع هر LUT را معلوم کنید و اتصالات مورد نیاز را پررنگ کنید. نحوه عبور از مالتی‌پلکسرها را نیز مشخص کنید. (۲۵ نمره)

$$X = A' B' (C+D) \quad , \quad Y = AE + BE + C' D' E + P'QRF$$




۲- کدی به زبان VHDL بنویسید که مدار زیر را توصیف کند. فقط بخش Architecture را بنویسید. (۲۰ نمره)





۳- کدی به زبان VHDL بنویسید که مدار زیر را توصیف کند. ورودی‌های مدار را فقط Clk و Reset در نظر بگیرید و مقدار ABC را در ریست "010" کنید. هر سیگنال میانی که تعریف می‌کنید روی شکل نام‌گذاری کنید. فقط بخش Architecture را بنویسید. (۳۰ نمره) سعی کنید با کمترین میزان کدنویسی پیاده کنید.



۴- شکل مدار مربوط به قطعه کد زیر را رسم کنید. سپس، شکل موج مربوط به خروجی Q را رسم کنید. مقدار ابتدایی Q را 'U' در نظر بگیرید. (۲۵ نمره)

architecture RTL of Par Reg is

begin

L : Process (clk, clr)

begin

if (clr = '0') then

Q <= (others => '0');

elsif (clk 'event and clk = '1') then

if (ld = '1') then


Q <= D;

end if;

end if;

end process;

end architecture RTL;



موفق باشید

امینیان